ＳｙｓｔｅｍＶｅｒｉｌｏｇによるモデリングと論理合成　ハードウェア記述言語による回路設計の基礎

今日では、ハードウェア記述言語はハードウェア設計・検証に欠かせない手段となっています。本書は、ハードウェア記述言語としてSystemVerilogを採用し回路設計をするために必要な基礎知識と基礎技術を解説しています。

基礎知識には、論理回路をハードウェア記述言語で表現する知識およびハードウェア記述言語で表現された記述を論理回路に合成する知識が含まれます。また、基礎技術には、記述表現から合成された回路構成を最適化する手法が含まれます。これらの基礎知識と技術を養う事によりハードウェア記述言語による回路設計を効果的に行えるようになります。

その他、従来では思いもよらなかった斬新な記述法も紹介しています。例えば、変数aがlogic [7:0]と宣言されているとすると、 a ＞＞ 1 という演算の代わりにa[7:1]を指定できます。あるいは、2のN乗（Nは定数）の操作は 1 ＜＜ N と書かれますが、この記法では定数1の精度に依存するためNはその精度以上にはなりえません。しかし、SystemVerilogでは{1'b1，N{1'b0}}とも書けます。この記法ではシフト後も上位の桁を失いません。このように、SystemVerilogの基本的な機能を正確に理解し応用する事により従来では成し得なかった機能表現が可能になります。総じて、本書はSystemVerilogによる新時代の設計手法の基礎知識を提供します。

目次

第1章　概要
1.1 ブール代数
　1.1.1 ハンティントンの公準によるブール代数の定義
　1.1.2 ブール代数の重要な性質
　1.1.3 ブール代数の定理
　1.1.4 スイッチング代数とその記法
　1.1.5 Shannonの展開定理（Booleの展開定理）
1.2 2変数ロジック関数
1.3 SystemVerilogによる動作記述
1.4 2変数ロジック関数とマルチプレクサ
1.5 ロジック関数による論理合成
1.6 回路予測
　1.6.1 ヒューリスティックな予測法
　1.6.2 RTL記述から予測する方法
　1.6.3 正攻法
1.7 合成回路の予測技術
1.8 最適化の手段
1.9 本書の目的と構成
1.10 例題に関して
1.11 本書の記法
1.12 練習問題

第2章　設計に必要なSystemVerilogの基礎知識
2.1 基礎知識
　2.1.1 論理値
　2.1.2 4-state型
　2.1.3 2-state型
　2.1.4 enumデータタイプ
　2.1.5 可変長リテラル(0，1，x，z，X，Z)
　2.1.6 値としての$
　2.1.7 ディレー
　2.1.8 packedアレイとunpackedアレイ
　2.1.9 ビットセレクトとパートセレクト
　2.1.10 プロシージャ
　2.1.11 モジュール
2.2 モデリングに役立つ基礎知識
　2.2.1 オペレータとオペランド
　2.2.2 {}オペレータ
　2.2.3 insideオペレータ
　2.2.4 ビットセレクト
　2.2.5 プライオリティとパラレル
　2.2.6 ブロッキング代入文とノンブロッキング代入文
　2.2.7 パラメータとパッケージによる汎用的な記述
2.3 ループ処理の記述
2.4 練習問題

ほか

本の帯に関して

帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。

版・表紙について

版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。