ＳｙｓｔｅｍＶｅｒｉｌｏｇ超入門　はじめて学ぶハードウェア記述言語

本書は、初心者を対象にして「超」詳しく書かれたSystemVerilogの入門書です。
SystemVerilogは多くの機能を備えているため、初心者が心得ておくべき基礎知識の把握と理解は容易ではありません。その中には、複雑なシンタックスを持つ機能、難解な仕様を持つ機能、誤解しやすい機能、簡単なようでも落とし穴がある機能が存在します。学習の初期段階において、初心者がそれらの機能に遭遇すると、機能が持つ意義の把握に予想以上の時間が費やされるため使用法を身につけるまでの道のりは果てしなく遠くなります。
本書は、そのような障害となりうる仕様・機能に関しては紙数をいとわず懇切丁寧に解説をして、初心者が正しく理解・習得できるように導いています。同時に、SystemVerilogとはどのような機能を持つ言語であるかを短期間に、しかも正確に知りたい人のために書かれた資料でもあります。また、本書は単にSystemVerilogの機能を解説するのではなく、ハードウェア記述言語としての記述能力をRTL論理合成との関わりにおいて解説しているため、読者はデジタルシステムの実装に必要な論理合成可能技術を自然に身に付ける事ができます。
本書はハードウェア記述言語の知識を持たない読者を前提にして書かれているので、特に、学生や初心者の方におすすめします。

目次

第1章 概要
1.1 SystemVerilogの歴史
1.2 SystemVerilogの概要
1.3 SystemVerilogによるハードウェアモデリング
1.4 論理合成とシミュレーション
1.5 デザインの表現形式
1.6 デザインの表現法
1.7 デザインの記述法
1.8 本書でのシンタックス記述法
1.9 本書の対象者と目的
1.10 本書の構成
1.11 例題に関して
1.12 SystemVerilog記述と回路構成図
1.13 本書の記法

第2章 データタイプ
2.1 データタイプとデータオブジェクト
2.2 論理値
2.3 ネットと変数
　2.3.1 ネット
　2.3.2 変数
2.4 4-state型
2.5 2-state型
2.6 integralデータタイプ
2.7 real／shortreal／realtime
2.8 stringデータタイプ
2.9 eventデータタイプ
2.10 enumデータタイプ
2.11 typedef
2.12 定数
　2.12.1 数を示すリテラル
　2.12.2 '0／'1／'x／'z
　2.12.3 timeリテラル
　2.12.4 stringリテラル
　2.12.5 ストラクチャリテラル
　2.12.6 アレイリテラル
2.13 パラメータ

第3章 メンバーで構成されるデータタイプ
3.1 ストラクチャ
　3.1.1 packedストラクチャ
　3.1.2 ストラクチャへの値の設定
3.2 ユニオン
　3.2.1 packedユニオン
　3.2.2 タグ付きユニオン
3.3 packedアレイとunpackedアレイ
　3.3.1 packedアレイ
　3.3.2 unpackedアレイ
3.4 固定サイズのアレイ
3.5 ダイナミックアレイ
　3.5.1 機能と使用法
　3.5.2 ダイナミックアレイを操作するメソッド
3.6 associativeアレイ
　3.6.1　ほか

本の帯に関して

帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。

版・表紙について

版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。