ＲＩＳＣ－５とＣｈｉｓｅｌで学ぶはじめてのＣＰＵ自作 オープンソース命令セットによるカスタムＣＰＵ実装への第一歩
発売日：2021年9月
- ページ数
- ３１７ｐ
- ISBN
- 978-4-297-12305-5
- 著者情報
- 西山 悠太朗（ニシヤマ ユウタロウ）
１９９１年生まれ。東京大学卒。株式会社フィックスターズＲＩＳＣ‐Ｖ研究所研究員。ウエストバーグ株式会社代表取締役。メディア事業や教育出版事業など複数の事業売却を経験。ビッグデータ解析、ＷＥＢマーケティングを軸に、一部上場企業からスタートアップまで幅広く業務支援を行う。また、立ち上げたＤ２Ｃ事業を１年で年商５億円規模まで急成長させる等、ｔｏＢ／ｔｏＣ、有形／無形商材と幅広いビジネス経験を積む。ＰＣメーカー経営をきっかけにコンピュータへの興味が膨らみ、現在はＲＩＳＣ‐Ｖ研究に携わる
井田 健太（イダ ケンタ）
１９８６年生まれ。株式会社フィックスターズＲＩＳＣ‐Ｖ研究所研究員。大学院修士課程修了後、半導体後工程の装置メーカーに就職し、装置用組み込みソフトウェアの開発を行う。その後転職を経て、株式会社フィックスターズにて主にＦＰＧＡの論理設計とＦＰＧＡを制御するためのソフトウェア開発を行う
セブン-イレブン受取り(送料無料)
発送目安
発売日（発売日以降は当日）～2日で発送
宅配（送料¥550税込）
発送目安
発売日（発売日以降は当日）～2日で発送
交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。
商品説明
本書では、ＵＣバークレーで開発されたオープンソースの命令セット（ＩＳＡ）「ＲＩＳＣ‐Ｖ」を用いて、ＣＰＵの作り方を解説します。コンピュータ・アーキテクチャ、ハードウェアに関する知識があまりない方にも理解できるように、基礎からわかりやすく学ぶ構成となっています。ＣＰＵとコンピュータ・アーキテクチャのしくみを解説したうえで、基本整数命令の実装から、ＣＰＵの高速化で活躍するパイプラインの実装、スーパーコンピュータでも活躍するベクトル拡張命令（ＳＩＭＤ）、さらに汎用ＣＰＵでは負荷の高い処理をより高速に実行するためにＣＰＵへ追加可能なカスタム命令の実装までを行います。ＣＰＵ設計に用いる基本言語としては、Ｖｅｌｉｌｏｇを抽象化したＨＤＬ（ハードウェア記述言語）であるＣｈｉｓｅｌを利用しています。ＣＰＵの自作範囲に関して、手順が煩雑なＦＰＧＡでの動作確認は行わず、ソフトウェア上でのエミュレーションをゴールとしているので、ソフトウェアエンジニアの方にも取っ付きやすいものとなっています。巻末には、昨今ＲＩＳＣ‐Ｖが注目されている理由を整理するため、ＲＩＳＣ‐Ｖのもたらす価値についてまとめています。
本書では、UCバークレーで開発されたオープンソースの命令セット（ISA）「RISC-V」を用いて、CPUの作り方を解説します。コンピュータアーキテクチャ、ハードウェアに関する知識があまりない方にも理解できるように基礎からわかりやすく学んでいきます。CPUとコンピュータアーキテクチャのしくみを解説したうえで、基本整数命令の実装から、CPUの高速化で活躍するパイプラインの実装、スーパーコンピューターでも活躍するベクトル拡張命令(SIMD)、さらに、汎用CPUでは負荷の高い処理をより高速に実行するためにCPUへ追加可能なカスタム命令の実装までを行います。CPU設計に用いる基本言語としては、Velilogを抽象化したHDL（ハードウェア記述言語）であるChiselを利用しています。
CPUの自作範囲に関して、手順が煩雑なFPGAでの動作確認は行わず、ソフトウェア上でエミュレーションをゴールとしているので、ソフトウェアエンジニアの方にも取っ付きやすいものとなっています。
巻末には、昨今RISC-Vが注目されている理由を整理するため、RISC-Vのもたらす価値についてまとめています。
目次
目次
まえがき
第Ｉ部 CPU自作のための基礎知識
第1章 CPUとは何か
1-1 電子回路が論理を表現できる理由
1-1-1 デジタル信号への変換
1-1-2 論理演算を表現する回路
1-1-3 いかなる真理値表も表現できる基本論理回路
1-2 基本論理回路がCPUを実現できる理由
1-2-1 順序論理回路：ラッチ回路
1-2-2 有限状態機械
1-2-3 クロック信号による同期
1-3 CPUの製造プロセス
Column バイポーラトランジスタとCMOS
第2章 コンピュータ・アーキテクチャ
2-1 メモリ
2-1-1 レジスタ
2-1-2 メインメモリ
2-2 コンピュータの基本的な処理の流れ
2-2-1 命令フェッチ（IF：Instruction Fetch）
2-2-2 命令デコード（ID：Instruction Decode）
2-2-3 演算（EX：Execution）
2-2-4 メモリアクセス（MEM：Memory Access）
2-2-5 ライトバック（WB：Write Back）
Column デコード処理の簡略化
Column RISCとCISC
Column レジスタとメモリの扱い
第3章 ハードウェア記述言語Chiselの基本
3-1 Chiselとは
3-2 オブジェクト指向とは
3-2-1 クラスとインスタンス
3-2-2 継承
3-3 Scalaの基本文法
3-3-1 変数varとval
3-3-2 メソッド：def
3-3-3 コレクション：Seq
3-3-4 for式
3-3-5 オブジェクト
3-3-6 名前空間
3-4 Chiselの基本文法
3-4-1 bit値を表す基本型
3-4-2 演算子
3-4-3 Module
3-4-4 IO
3-4-5 Flipp ほか
商品詳細
- 出版社名
- 技術評論社
- サイズ
- ２３ｃｍ
- 対象年齢
- 一般
- フォーマット
- 単行本
注意事項
- 本の帯に関して
- 帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。 - 版・表紙について
- 版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。
