高速デジタル信号伝送回路の設計と評価法　基礎から実践演習まで

パソコンなどのコンピュータ（ PC） の中央演算処理装置（ CPU） の速度（クロック周波数） は、CMOS プロセスの微細化の恩恵でGHz を超えるまでに高速化し、これによりコンピュータの処理性能が飛躍的に向上した。その後、発熱の問題でクロック周波数のみに依存するCPU 性能向上が限界になると、チップ内に複数のCPU コアを有し、並列演算によって情報を高速に処理するマルチコア化で、コンピュータの性能向上が進められてきた。
　一方、マルチコア化でCPU の処理速度が向上しても、数GHz 以上の高周波領域で動作するコンピュータシステムの処理性能は、PC システムの中枢であるマザーボード上に実装されたチップ間 （CPU、メモリやチップセットなど） やボード間、機器間を接続するインターフェースである、バスと呼ばれる伝送路のデータ転送速度がボトルネックとなり、性能向上ができないことも明らかになっている。例えば、CPU とメモリ間バスの転送速度が遅いと、CPU はデータが利用できるまで処理を待つ必要があるために、CPU が本来持つ性能を引き出せない。
　バスの転送速度を高くするためには、チップ間やボード間を接続する伝送線路を高速信号が伝搬する際の特殊な挙動を踏まえた設計が必要である。高周波領域では、信号の減衰、反射、リンギングと呼ばれる振動や、配線間のクロストーク（ 漏話） 現象などが発生しやすい。
　これらの挙動を理解せず、その影響を低減するよう設計を行わないと、システムが思い通りに動作しな
い不具合が頻発する。
　本書は、大学の学部3 年生及び4 年生を対象に、半年程度の講義で、上述した高速デジタル信号の伝送技術を修得することを想定して書かれており、将来、誤動作を起こさない高速システム設計ができ、さらに、不具合を起こしたシステムの問題点を見つけることができる技術者になるために、必要となる技術を広範囲にまとめたものである。
　ここでは、電子機器を構成するデジタルCMOS 回路のハードウェアの設計手法の基本、伝送線路の信号品質設計と、差動信号回路、クロック回路、及びグラウンドバウンスや、システムの周波数応答と時間軸応答の関係とS パラメータによる回路網の評価法について概説する。
　本書で必要となる、微積分、微分方程式の解法、フーリエ級数展開、フーリエ変換、ラプラス変換などの数学的な基礎は、参考文献として紹介しているので参考にしていただきたい。また、各章、各節で、具体的数値を例として設問を提示している。

目次

１章　パルス信号の周波数成分・演習問題（パルス信号波形と周波数スペクトラム
回路のステップ応答と周波数応答の関係　ほか）
２章　高速回路設計の基礎・演習問題（分布定数回路とは
集中定数回路と分布定数回路の境界　ほか）
３章　回路の高周波特性評価・演習問題（高周波領域における二端子対回路網の課題
Ｓ行列（Ｓパラメータ）　ほか）
４章　Ｇｂｐｓ動作高速回路の設計（回路上の対策）・演習問題（スイッチングノイズ
デカップリングコンデンサ　ほか）

本の帯に関して

帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。

版・表紙について

版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。