ＦＰＧＡプログラミング大全　Ｘｉｌｉｎｘ編「第２版」

実際の設計の現場のように、実機確認前のシミュレーションによる回路検証、ロジックアナライザでの波形観測も解説しました。実際の設計を体験してみよう！！ＨＤＭＩ出力、ＡＸＩバス検証モデル「ＶＩＰ」、高位合成の応用回路、開発ツールやＦＰＧＡボードを一新！！

■準備編
第1章 Xilinx開発ツールとFPGAボード
1-1 Xilinx開発ツールの概要
1-2 各種低価格FPGAボード

第2章 Vivadoの論理合成を試す
2-1 LED点滅回路の記述と動作確認
2-2 LED点滅回路にプッシュスイッチ入力を追加
2-3 PC用ディスプレイにパターンを表示
2-4 第2章の課題

第3章 論理シミュレーションによる事前確認
3-1 論理シミュレーションとは
3-2 シミュレーションによる検証の実際
3-3 シミュレーションの進んだ使い方
3-4 第3章の課題

第4章 ロジックアナライザによる回路デバッグ
4-1 ロジックアナライザの基本
4-2 ロジックアナライザによる実機検証
4-3 ロジックアナライザの進んだ使い方
4-4 第4章の課題

■CPUシステム入門編
第5章 ハードマクロCPUシステム
5-1 Zynqとは
5-2 Zynqシステムのハードウェア構築
5-3 Zynqのプログラムを実行
5-4 タイマー割り込みとAPIの利用
5-5 第5章の課題

第6章 ソフトマクロCPUシステム
6-1 MicroBlazeシステムのハードウェア構築
6-2 MicroBlazeのプログラムを実行
6-3 第6章の課題

■IP製作編
第7章 基本的なIPの製作
7-1 簡易IP作成機能を使った自作IPの設計
7-2 文字表示回路の設計とIP作成
7-3 文字表示回路の事前検証と実機確認
7-4 第7章の課題

第8章 AXIバス入門
8-1 AXIバスとは
8-2 AXI VIPを用いたシミュレーションと実機の波形観測
8-3 第8章の課題

第9章 グラフィック表示回路の設計
9-1 グラフィック表示回路IPの仕様と設計
9-2 グラフィック表示回路IPの検証と組み込み
9-3 動作確認と実機デバッグ
9-4 第9章の課題

■高位合成編
第10章 C言語からの高位合成
10-1 高位合成とVitis HLS
10-2 高位合成を試す
10-3 IP化して実機確認
10-4 第10章の課題

第11章 高位合成の応用
11-1 パターン描画回路
11-2 ビットブロック描画回路
11-3 高位合成を利用した各種回路例
11-4 第11章の課題

Appendix I 開発環境の構築
I-1 Vivado のダウンロードとインストール
I-2 インストール後の各種設定

Appendix II 各FPGAボード利用上の注意点
II-1 Cora：ボード概要と各種アダプタの利用
II-2 Zybo：ボード概要
ほか

目次

準備編（Ｘｉｌｉｎｘ開発ツールとＦＰＧＡボード
Ｖｉｖａｄｏの論理合成を試す　ほか）
ＣＰＵシステム入門編（ハードマクロＣＰＵシステム
ソフトマクロＣＰＵシステム）
ＩＰ製作編（基本的なＩＰの製作
ＡＸＩバス入門　ほか）
高位合成編（Ｃ言語からの高位合成
高位合成の応用）
Ａｐｐｅｎｄｉｘ（開発環境の構築
各ＦＰＧＡボード利用上の注意点　ほか）

本の帯に関して

帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。

版・表紙について

版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。