ＶＨＤＬによるＦＰＧＡ設計＆デバッグ

ＶＨＤＬによる回路設計の基本的な説明からテストのための記述に仕方に至るまでの、一連の工程を紹介する。

FPGAデバイスにおける論理回路設計の効率化！
現在のディジタル回路設計は、IC 製造後に構成設定可能なFPGAに回路記述言語を用いて設計することが多くなってきています。しかし、開発の複雑化によって、不具合が発生する確率も高くなります。本書は、不具合を発見するためのテスト用プログラムに焦点を当てた書籍です。効率よく回路設計を行うためのノウハウを解説しています。

目次

１　なぜ今、ＨＤＬによるＦＰＧＡ設計なのか？（電子回路設計のパラダイムシフト
ＨＤＬの種類と標準化の動向　ほか）
２　ＶＨＤＬによる回路記述（ＶＨＤＬ記述の基礎
テストベンチの書き方　ほか）
３　より効率的なデバッグ（ａｓｓｅｒｔ文によるエラー判定
ｇｅｎｅｒｉｃ文によるパラメータ渡し　ほか）
４　大規模回路の設計とデバッグへの対応（ＴＰＵについて
階層化設計　ほか）

本の帯に関して

帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。

版・表紙について

版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。