完全ディジタルＰＬＬ回路の設計　ディープ・サブミクロンＣＭＯＳプロセスで実現する

無線通信回路の周波数シンセサイザやマイクロプロセッサの高速クロック生成回路において必須となるＰＬＬ（位相同期回路）を完全にディジタル回路で構成するという設計思想が、完全ディジタルＰＬＬ回路（ＡＤＰＬＬ）である。本書は、この設計思想を解説したものである。「ディープ・サブミクロン・プロセスでは、ディジタル信号のエッジ遷移の時間領域の分解能のほうがアナログ信号の電圧分解能よりも優れている」という考え方に基づいており、アナログ回路をディジタル回路と共存させて集積化する重要な技術となっている。

目次

第１章　イントロダクション
第２章　ディジタル制御発振器
第３章　正規化ディジタル制御発振器
第４章　完全ディジタルＰＬＬ回路
第５章　アプリケーション例―ＡＤＰＬＬ技術で作る送信器
第６章　ＡＤＰＬＬのビヘイビア・モデル化とシミュレーション
第７章　ＡＤＰＬＬの実装と実験結果
Ａｐｐｅｎｄｉｘ　Ａ　ＤＣＯスイッチングに起因するスプリアス
Ａｐｐｅｎｄｉｘ　Ｂ　ガウシアン・パルス成形フィルタ
Ａｐｐｅｎｄｉｘ　Ｃ　ＶＨＤＬソース・コード

本の帯に関して

帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。

版・表紙について

版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。