シリアルATAの基礎とFPGAへの実装 ストレージ用高速シリアル・インターフェースの規格概要から応用設計まで

菅原博英/著

発売日:2010年2月

  • シリアルATAの基礎とFPGAへの実装 ストレージ用高速シリアル・インターフェースの規格概要から応用設計まで
  • シリアルATAの基礎とFPGAへの実装 ストレージ用高速シリアル・インターフェースの規格概要から応用設計まで

シリアルATAの基礎〜実装までを事例付きで紹介

ISBN
978-4-7898-4990-6
著者情報
菅原 博英(スガハラ ヒロヒデ)
1963年富山市生まれ。1981年富山県立富山高等学校卒業。1985年早稲田大学理工学部電気工学科卒業。1987年早稲田大学大学院理工学研究科修了。1987年富士通株式会社入社。フォールト・トレラント・コンピュータ(TRONサーバ)開発(約9年間)、インターコネクト研究(米国サンノゼ駐在)(約4年間)、ハードディスク開発(約6年間)などの業務に従事。2006年明光電子株式会社入社。アイピーフレックス社。DAPDNA(ダイナミック・リコンフィギュラブル・プロセッサ)関連(約3年間)などの業務に従事

¥2,640 税込

12 nanacoポイント

12 セブンマイル

セブン-イレブン受取り(送料無料)

発送目安

発売日(発売日以降は当日)~2日で発送

宅配(送料¥550税込)

発送目安

発売日(発売日以降は当日)~2日で発送

交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。

商品説明

本書の前半では、このシリアルATAの仕様について解説する。また本書の後半では、FPGA(Field Programmable Gate Array)を使って実際にシリアルATAコントローラを設計する事例について解説する。

目次

第1部 シリアルATA規格解説編(シリアルATAの各層の定義
シリアルATAの各層の仕様
eSATA(External SATA)の概要)
第2部 SATA_COREの設計(シリアルATAコア全体の構成
ハードウェア記述について
PHY層(SerDes/アナログ部)の設計
PHY層(ディジタル部)とLINK下位層の設計
LINK上位層の設計
TRANSPORT層/COMMAND層の設計
内部コア・インターフェースの設計
コア全体シミュレーション)
第3部 実機FPGA評価ボード実装編(FPGA評価ボードでの基本動作確認
FPGAへの応用設計―PCIバス接続編
FPGAでの実機デバッグ―PCIテスト編
シリアルATAコントローラへの応用設計)

商品詳細

シリーズ名
TECHI Bus Interface
出版社名
CQ出版
対象年齢
一般
フォーマット
単行本

注意事項

本の帯に関して
帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。
版・表紙について
版・表紙(カバー)のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典(初回特典、初回仕様特典)がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。

あなたへのおすすめ