実践コンピュータアーキテクチャ ＭＩＰＳのアセンブリ言語とＶＨＤＬ設計
発売日：2010年3月
- ページ数
- ２３９ｐ
- ISBN
- 978-4-274-20849-2
- 著者情報
- 仲野 巧（ナカノ タクミ）
１９５７年福井県越前市（旧武生市）生まれ。１９７８年国立福井工業高等専門学校電気工学科卒業。１９８０年国立豊橋技術科学大学工学部情報工学科卒業。１９８２年国立豊橋技術科学大学大学院工学研究科修士課程情報工学専攻修了。富士通株式会社入社。１９８９年国立豊田工業高等専門学校情報工学科講師採用。２００９年ニュージーランド、ハミルトンのＷｉｎｔｅｃで在外研究。現在、国立高専機構豊田工業高等専門学校情報工学科教授、博士（工学）
セブン-イレブン受取り(送料無料)
発送目安
発売日（発売日以降は当日）～2日で発送
宅配（送料¥550税込）
発送目安
発売日（発売日以降は当日）～2日で発送
交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。
商品説明
アーキテクチャの実際的な設計を通して、コンピュータアーキテクチャが手にとるようにわかる！
本書は、大学・高専の学生、関連の初級技術者を主たる対象として、主要なアーキテクチャの一つであるＭＩＰＳを題材にとり、アーキテクチャの実際的な設計を通してコンピュータアーキテクチャを理解できる参考書。
目次
第１章 コンピュータアーキテクチャとＭＩＰＳの構成、命令の動作（マイクロプロセッサの歴史と身近な組込みプロセッサ
ＭＩＰＳプロセッサのレジスタ構成と命令セット ほか）
第２章 ＭＩＰＳシミュレータＳＰＩＭによるアセンブリ言語の活用（ＳＰＩＭシミュレータとアセンブリ言語の基礎
アセンブリ言語によるアルゴリズム記述 ほか）
第３章 ＶＨＤＬによるＭＩＰＳノンパイプラインの設計と命令の拡張（ハードウェア設計のためのＶＨＤＬ記述と構造
コンピュータの構成部品とＶＨＤＬによる設計 ほか）
第４章 ＶＨＤＬによるＭＩＰＳパイプラインの設計と高速化技術（ＭＩＰＳパイプライン処理とハザード対策
パイプラインレジスタとパイプライン処理 ほか）
商品詳細
- 出版社名
- オーム社
- サイズ
- ２１ｃｍ
- フォーマット
- 単行本
注意事項
- 本の帯に関して
- 帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。 - 版・表紙について
- 版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。