高周波ＰＬＬ回路のしくみと設計法 基本動作の理解からロー・ノイズ化の手法まで
発売日：2009年10月
- ISBN
- 978-4-7898-3023-2
- 著者情報
- 小宮 浩（コミヤ ヒロシ）
１９５６年神奈川県小田原市にて出生。１９７９年幾徳工業大学（現神奈川工科大学）電子工学課卒業。１９７９年タケダ理研工業株式会社（現株式会社アドバンテスト）入社。スペクトラム・アナライザ、シグナル・ソースおよびネットワーク・アナライザの開発設計、高周波ＰＬＬ周波数シンセサイザ・モジュールの開発設計、ロー・ノイズ発振器、ＶＣＯ及びＶＣＸＯの開発設計、２００４年ＲＦデザイノートを開業。高周波アナログ回路の受託開発設計、試作、コンサルティング
セブン-イレブン受取り(送料無料)
発送目安
発売日（発売日以降は当日）～2日で発送
宅配（送料¥550税込）
発送目安
発売日（発売日以降は当日）～2日で発送
交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。
商品説明
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の技術は周波数シンセサイザとして急速に普及し、様々な分野で応用が進んでいます。それに従い、ＰＬＬにはより高性能が要求され、用途に応じた設計が必要になっています。その設計技術を把握するために、本書では専用ＩＣを用いず、ＰＬＬを構成する回路の動作を確認しながらＰＬＬ周波数シンセサイザを設計します。ＰＬＬの性能を向上させるためのヒントがこの一冊に詰まっています。
目次
ＰＬＬ回路と位相雑音の基礎知識
基準信号発振器の設計と特性
ＬＣ発振回路設計の基礎
ＶＣＯの設計と特性
位相比較器の設計と特性
分周器の設計と特性
ＰＬＬを安定動作させるループ・フィルタの考え方
良好な過渡特性を得るループ・フィルタの考え方
設計条件からループ・フィルタの定数を決める
良好な位相雑音を得るループ・フィルタの設計法
ＰＬＬ回路の応用１８０Ｍ〜３６０ＭＨｚＰＬＬ周波数シンセサイザの外観と回路図
商品詳細
- シリーズ名
- ＲＦデザイン・シリーズ
- 出版社名
- ＣＱ出版
- 対象年齢
- 一般
- フォーマット
- 単行本
注意事項
- 本の帯に関して
- 帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。 - 版・表紙について
- 版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。