ＶＨＤＬデジタル回路設計標準講座
Ｍａｒｋ Ｚｗｏｌｉ ｓｋｉ／著 宇野みれ／訳 宇野俊夫／監修
発売日：2007年5月
- ISBN
- 978-4-7981-1385-2
- 著者情報
- 宇野 みれ（ウノ ミレ）
ハラパン・メディアテック
宇野 俊夫（ウノ トシオ）
有限会社ハラパン・メディアテック代表取締役。ソニーにて、オーディオ機器、マルチメディア機器、ＰＣ、ＰＣサーバ等の企画、開発に従事。コンパック（現ヒューレット・パッカード）の日本参入時に、ローカライズやネットワークシステムラボラトリの開設と運営にあたった後、独立。技術コンサルティング、産業翻訳などを営む。初期の８ビットマイコン時代には、オーディオ機器組込み用に、ＣＰ／Ｍ（ＯＳ）を利用した各種組込みプロセッサのクロス開発環境の構築にも携わる。また、４．１ＢＳＤやＡＲＰＡＮＥＴ時代からＵＮＩＸやネットワークに関わる。元々はハードウェアエンジニアであるが、ＣＰＵやキャッシュメモリ、ハードウェアとソフトウェアの接点となる部分での仕事が多い
セブン-イレブン受取り(送料無料)
発送目安
発売日（発売日以降は当日）～2日で発送
宅配（送料¥550税込）
発送目安
発売日（発売日以降は当日）～2日で発送
交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。
商品説明
ステート、デコーダ、マルチプレクサ、プライオリティエンコーダ、加算器、パリティチェッカｅｔｃ。非同期順序回路の設計、アナログ回路とのインタフェースにまで踏み込んだ、世界標準ハードウェア記述言語の体系的全貌。付録・ＶＨＤＬ、標準関連リソース、Ｖｅｒｉｌｏｇの概要、共有変数パッケージ。
目次
第１章 はじめに
第２章 組合せ論理回路の設計
第３章 ＶＨＤＬゲートモデルを使った組合せ論理回路
第４章 組合せ論理回路のビルディングブロック
第５章 同期式順序回路の設計
第６章 順序回路の論理ブロックのＶＨＤＬモデル
第７章 複雑なシーケンシャルシステム
第８章 ＶＨＤＬのシミュレーション
第９章 ＶＨＤＬによる論理合成
第１０章 デジタルシステムのテスト
第１１章 テスト性を高めるための設計
第１２章 非同期式順序回路の設計
第１３章 アナログとのインタフェース
商品詳細
- 出版社名
- 翔泳社
- 対象年齢
- 一般
- フォーマット
- 単行本
注意事項
- 本の帯に関して
- 帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。 - 版・表紙について
- 版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。
