トランジスタ技術SPECIAL No.95「改訂新版」「わかるVerilog HDL入門 文法の基礎から論理回路設計,論理合成,実装まで」
発売日:2006年7月
- 巻の著者
- 木村真也/著
- 巻の書名
- わかるVerilog HDL入門 文法の基礎から論理回路設計,論理合成,実装まで
- 版数
- 改訂新版
- ISBN
- 978-4-7898-3756-9
- 著者情報
- 木村 真也(キムラ シンヤ)
1977年函館工業高等専門学校電気工学科卒業。1982年豊橋技術科学大学大学院修士課程情報工学専攻修了。1982年日本電気(株)入社。同社にてVシリーズ・マイクロプロセッサ(V20,V30,V33,V60,V70,V80)の開発に従事。1988年より群馬工業高等専門学校電子情報工学科勤務
セブン-イレブン受取り(送料無料)
発送目安
発売日(発売日以降は当日)~2日で発送
宅配(送料¥550税込)
発送目安
発売日(発売日以降は当日)~2日で発送
交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。
商品説明
(1) 設計対象のモデリング
(2) シミュレータによる設計検証
(3) 論理合成・配置配線作業からプログラマブル・ロジック・デバイスを利用した実装という一連の作業を,実例を使って詳しく解説した入門書です。
目次
第1章 Verilog HDLの基本文法
第2章 組み合わせ回路の記述
第3章 フリップフロップと応用回路の記述
第4章 同期式順序回路の記述
第5章 Verilog HDLで複雑なシステムを表記する方法
第6章 Verilog HDLとシミュレーション
第7章 論理合成・配置配線とCPLD実装テスト
第8章 Verilog HDLによる記述の注意点とノウハウ
第9章 本格的な応用回路の記述と実装
商品詳細
- 出版社名
- CQ出版
- フォーマット
- 単行本
注意事項
- 本の帯に関して
- 帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。 - 版・表紙について
- 版・表紙(カバー)のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典(初回特典、初回仕様特典)がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。