入門Ｖｅｒｉｌｏｇ ＨＤＬ記述 ハードウェア記述言語の速習＆実践「改訂」
発売日：2004年6月
- 版数
- 改訂
- ISBN
- 978-4-7898-3398-1
- 著者情報
- 小林 優（コバヤシ マサル）
１９８１年山梨大学工学部電子工学科卒業。１９８１年カシオ計算機入社。時計ＬＳＩ開発、画像処理研究開発を経て、ＷｉｎｄｏｗｓＣＥマシンやＰＨＳの開発に関わる。１９９６年（株）エッチ・ディー・ラボ設立に参加。各種セミナの企画、開発、講師、ｅラーニング・システム「ＨＤＬ Ｅｎｄｅａｖｏｒ」シリーズの開発などに従事。１９９１年末からＶｅｒｉｌｏｇ ＨＤＬに関わるが、いきなり画像処理チップ開発に利用して失敗。しかし、開発過程で得た数多くの経験をその後の業務に生かすことができ、会社設立の原動力にもなった
セブン-イレブン受取り(送料無料)
発送目安
発売日（発売日以降は当日）～2日で発送
宅配（送料¥550税込）
発送目安
発売日（発売日以降は当日）～2日で発送
交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。
商品説明
Ｖｅｒｉｌｏｇ ＨＤＬやＶＨＤＬによる設計はもはや日常となり、ＨＤＬに代わると言われるＣ言語ベースの設計例も報告されるようになってきました。本書の初版もＶｅｒｉｌｏｇ ＨＤＬによる設計のための入門書として多くの読者に支持されてきました。本書の内容は、Ｖｅｒｉｌｏｇ ＨＤＬによる設計のれい明期に著者が会得した内容を整理し、１冊にまとめたものです。著者の主な業務が、設計から（広義の）コンサルティングに変わり、多くの設計事例や記述例を見るに至り、本書の内容にひとりよがりで思い込みの部分が少なからず目に付いてきました。そこで、半導体理工学研究センター（ＳＴＡＲＣ）が策定した「設計スタイルガイド」に準拠して、本書の記述例や解説を見直しました。
「ＶｅｒｉｌｏｇＨＤＬ」の入門書。実例が豊富に掲載され、ＦＰＧＡやＡＳＩＣを設計するときの座右の書になる。
目次
第１部 入門編（やさしいＶｅｒｉｌｏｇ ＨＤＬ記述入門
もう少し進んだＶｅｒｉｌｏｇ ＨＤＬ記述）
第２部 回路記述編（文法概略と基本記述スタイル
組み合わせ回路のＨＤＬ記述
順序回路のＨＤＬ記述）
第３部 シミュレーション＆応用編（シミュレーション・モデル
シミュレーション記述
電子錠の拡張
Ｖｅｒｉｌｏｇ ＨＤＬ文法概要
Ｖｅｒｉｌｏｇ－２００１）
商品詳細
- シリーズ名
- Ｄｅｓｉｇｎ ｗａｖｅ ｂａｓｉｃ
- 出版社名
- ＣＱ出版
- 対象年齢
- 一般
- フォーマット
- 単行本
注意事項
- 本の帯に関して
- 帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。 - 版・表紙について
- 版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。