検証のためのＳｙｓｔｅｍＶｅｒｉｌｏｇプログラミング
発売日：2022年5月
- ページ数
- ２２７ｐ
- ISBN
- 978-4-627-85681-3
- 著者情報
- 篠塚 一也（シノズカ カズヤ）
最終学歴：１９７２年名古屋大学理学研究科数学修士課程修了。現在、（株）アートグラフィックスＥＤＡ開発部アーキテクト。専門分野：言語設計、コンパイラー開発、ＲＴＬ論理合成、ＳｙｓｔｅｍＶｅｒｉｌｏｇ設計・検証ツール開発
セブン-イレブン受取り(送料無料)
発送目安
発売日（発売日以降は当日）～2日で発送
宅配（送料¥550税込）
発送目安
発売日（発売日以降は当日）～2日で発送
交通状況・天候の影響や注文が集中した場合等、お届けにお時間をいただく場合がございます。
商品説明
効率的・厳密な検証作業のために。多数のサンプルコードと開発例で、実践的なプログラミング技術が身につく１冊！
目次
概要
データタイプ
プロセス
プロセス間通信機能
タスクとファンクション
インターフェース
クラス
ランダムスティミュラスの生成
ＵＶＭ
ファンクショナルカバレッジ〔ほか〕
商品詳細
- 出版社名
- 森北出版
- サイズ
- ２２ｃｍ
- 対象年齢
- 一般
- フォーマット
- 単行本
注意事項
- 本の帯に関して
- 帯つきでの出荷はお約束しておりません。
商品ページに、帯のみに付与される特典物等の表記がある場合でも、確実に帯つきでの出荷はお約束しておりません。
また、帯は商品の一部ではなく「広告扱い」のため、帯の有無・破損による交換や返品は承っておりません。 - 版・表紙について
- 版・表紙（カバー）のご指定は承っておりません。ご注文いただくタイミングによっては、お届けする商品の版や表紙が商品ページ上のものとは異なる場合がございます。
また、初版にのみにお付けしている特典（初回特典、初回仕様特典）がある商品は、商品ページに特典の表記がされている場合でも、無くなり次第終了となります。
